SUZAKU-S
ハードウェアマニュアル

Version 2.0.3

SZ010-U00
SZ030-U00

株式会社アットマークテクノ
http://www.atmark-techno.com/

SUZAKU 公式サイト
http://suzaku.atmark-techno.com/

目次

1. はじめに ……1
2. 注意事項 ……2
2.1. 安全に関する注意事項 ……2
2.2. 保証に関する注意事項 ……2
2.3. 取り扱い上の注意事項 ……3
2.4. FPGA 使用に関しての注意事項 ……4
2.5. ソフトウェア使用に関しての注意事項 ……4
3. 作業の前に ……5
3.1. 準備するもの ……5
4. 概要 ……6
4.1. SZ010-U00, SZ030-U00 の特徴 ……6
4.2. 仕様 ……7
4.3. 全体ブロック図 ……8
4.4. 機能 ……9
4.4.1. プロセッサ ……9
4.4.2. バス ……9
4.4.3. メモリ ……10
4.4.4. 割り込み ……10
4.4.5. タイマ ……10
4.4.6. シリアルコンソール ……10
4.4.7. LAN ……10
4.4.8. 外部 I/O ……11
4.4.9. FPGA コンフィギュレーション ……11
4.4.10. ソフトウェアリセット機能 ……13
4.4.11. JTAG ……13
4.4.12. 設定用ジャンパ ……14
4.4.13. LED ……14
4.4.14. 電源入力+3.3V ……14
4.4.15. 内部ロジック用電源出力+3.3V ……15
4.4.16. 内部電源シーケンス ……15
5. メモリマップ ……16
5.1. SUZAKU-S メモリマップ ……16
6. FPGA ピンアサイン ……17
7. 各種インターフェース仕様 ……24
7.1. 各種インターフェースの配置 ……24
CON2 外部 I/O、FPGA プログラム用 JTAG コネクタ ……25
7.2. CON3 外部 I/O コネクタ ……26
7.3. CON4 外部 I/O コネクタ ……27
7.4. CON5 外部 I/O コネクタ ……27
7.5. CON7 FPGA JTAG コネクタ ……28
7.6. CON1 RS232C コネクタ ……28
7.7. JP1 起動モード ジャンパ ……29
7.8. JP2 FPGA プログラム用ジャンパ ……29
7.9. D3 パワーオン LED ……30
7.10. D1 ユーザコントロール LED ……30
7.11. CON6 電源入力+3.3V コネクタ ……30
7.12. Ethernet 10BASE-T/100BASE-TX ……31
8. 基板形状図 ……32
9. SZ010-U00 と SZ030-U00 の違い ……33

9.1. SZ010-U00 と SZ030-U00 の違い ……33
9.1.1. FPGA について ……33
9.1.2. フラッシュについて ……33
9.1.3. フラッシュメモリマップについて ……33
9.2. 以前に開発した Linux バイナリイメージの動作 ……34
9.2.1. 以前に開発した Linux バイナリイメージを SZ030-U00 でそのまま動作させる方法 ……34

表目次

表 4-1 SUZAKU-S 仕様 ……7
表 5-1 SUZAKU-S メモリマップ ……16
表 6-1 FPGA ピンアサイン 外部 I/O 関連(1/3) ……17
表 6-2 FPGA ピンアサイン 外部 I/O 関連(2/3) ……18
表 6-3 FPGA ピンアサイン 外部 I/O 関連(3/3) ……19
表 6-4 FPGA ピンアサイン 内部デバイス関連(1/3) ……20
表 6-5 FPGA ピンアサイン 内部デバイス関連(2/3) ……21
表 6-6 FPGA ピンアサイン 内部デバイス関連(3/3) ……22
表 6-7 FPGA ピンアサイン JTAG、コンフィギュレーション関連 ……22
表 7-1 各種インターフェースの内容 ……24
表 7-2 CON2 外部 I/O、FPGA プログラム用コネクタ ……25
表 7-3 外部 I/O コネクタ ……26
表 7-4 CON4 外部 I/O コネクタ ……27
表 7-5 CON5 外部 I/O コネクタ ……27
表 7-6 CON7 Spartan-3 用 JTAG コネクタ ……28
表 7-7 CON1 RS232C コネクタ ……28
表 7-8 JP1 起動モード ジャンパ ……29
表 7-9 JP2 FPGA プログラム用ジャンパ ……29
表 7-10 D1 ユーザコントロール LED ……30
表 7-11 CON6 電源入力+3.3V コネクタ ……30
表 7-12 Ethernet 10BASE-T/100BASE-TX ……31

図目次

図 4-1 SZ010-U00/SZ030-U00 ブロック図 ……8
図 4-2 SUZAKU-S バス構成 ……9
図 4-3 FPGA コンフィギュレーション ……12
図 6-1 CoreConnect のビットラベルと信号名 ……23
図 7-1 各種インターフェースの配置 ……24
図 8-1 SZ010-U00/SZ030-U00 の基板形状 ……32

1.はじめに

このたびは SUZAKU-S（SZ010-U00、SZ030-U00） をお求めいただき、ありがとうございます。

■

本マニュアルには SUZAKU-S（SZ010-U00、SZ030-U00）のハードウェアの仕様について記載しております。
ただし、本マニュアルが適用される FPGA プロジェクトは下記の日付以降の CD-ROM となっております。下記日付以前の FPGA のプロジェクトでは構成が違うのでご注意ください。

2006/8/16

本マニュアルを SUZAKU-S(SZ010-U00、SZ030-U00)の機能を最大限引き出すために、ご活用いただければ幸いです。

2.注意事項

2.1.安全に関する注意事項

SUZAKU-S を安全にご使用いただくために、特に以下の点にご注意くださいますようお願いいたします。

本製品には一般電子機器用（OA機器・通信機器・計測機器・工作機械等）に製造された半導体部品を使用していますので、その誤作動や故障が直接生命を脅かしたり、身体・財産等に危害を及ぼす恐れのある装置（医療機器・交通機器・燃焼制御・安全装置等）に組み込んで使用したりしないでください。また、半導体部品を使用した製品は、外来ノイズやサージにより誤作動したり故障したりする可能性があります。ご使用になる場合は万一誤作動、故障した場合においても生命・身体・財産等が侵害されることのないよう、装置としての安全設計（リミットスイッチやヒューズ・ブレーカ等の保護回路の設置、装置の多重化等）に万全を期されますようお願い申しあげます。

2.2.保証に関する注意事項

- 製品保証範囲について

付属品（ソフトウェアを含みます）を使用し、取扱説明書、各注意事項に基づく正常なご使用に限り有効です。万一正常なご使用のもと製品が故障した場合は、初期不良保証期間内であれば新品交換をさせていただきます。

- 保証対象外になる場合

次のような場合の故障・損傷は、保証期間内であっても保証対象外になります。

1. 取扱説明書記載の使用方法、または注意に反したお取り扱いによる場合
2. 改造・調整や部品交換による場合。または正規のものを使用していないか、あるいは過去に使用されていた場合
3. お客様のお手元に渡った後の輸送、移動時の落下等お取り扱いの不備による場合
4. 火災・地震・水害・落雷・その他の天災、公害や異常電圧による場合
5. AC アダプタ・ケーブル等の付属品について、同梱のものを使用していない場合
6. 付属品がすべて揃っていない場合

- 免責事項

弊社に故意または重大な過失があった場合を除き、製品の使用および、故障、修理によって発生するいかなる損害についても、一切の責任を負わないものとします。

本製品は購入時の初期不良以外の保証を行っておりません。保証期間は商品到着後２週間です。本製品をご購入しましたらお手数でも必ず動作確認を行ってからご使用ください。本製品に対して注意事項を守らずに発生した故障につきましては保証対象外となります。

2.3. 取り扱い上の注意事項

劣化、破損、誤動作、発煙、発火の原因となることがあります。取り扱い時には以下のような点にご注意ください。

⚠ 入力電源

3.3V+3%以上の電圧を入力しないでください。また、極性を間違わないでください。

⚠ インターフェース

各インターフェース(外部 I/O、RS-232C、Ethernet、JTAG)には規定以外の信号を接続しないでください。また、信号の極性、入出力方向を間違わないでください。

⚠ 本製品の改造

本製品について、外部 I/O コネクタ及び JTAG コネクタ(CON2、CON3、CON4、CON5、CON7)へのコネクタの増設以外の改造を行った場合は保証対象外となりますので、十分にご注意ください。

コネクタを増設する際にはマスキングを行い、周囲の部品に半田くず、半田ボール等付着しない様十分にご注意ください。

なお、改造を行う場合は、改造前の動作確認を必ず行うようお願いします。

⚠ FPGA プログラム

周辺回路(ボード上の部品も含む)と信号の衝突(同じ信号に 2 つのデバイスから出力する)を起こすような FPGA プログラムを行わないでください。また、FPGA のプログラムを間違わないでください。

⚠ 電源の投入

本ボードや周辺回路に電源が入っている状態では絶対に FPGA I/O、JTAG 用コネクタの着脱を行わないでください。

⚠ 静電気

本ボードには CMOS デバイスを使用していますので、ご使用になるまでは帯電防止対策のされている出荷時のパッケージ等にて保管してください。

⚠ ラッチアップ

電源および入出力ラインからの過大なノイズやサージ、電源電圧の急激な変動等で、使用している CMOS デバイスがラッチアップを起こす可能性があります。一旦ラッチアップ状態になりますと、電源を切断しないかぎりこの状態が維持されるため、デバイスの破損につながることがあります。ノイズの影響を受けやすい入出力ラインには保護回路を導入する、ノイズ源となる装置と共通の電源を使用しない等の対策をとることをお勧めします。

⚠ 衝撃、振動

落下や衝突などの強い衝撃を与えたり、強い振動や遠心力を与えないでください。また、振動部、回転部などへの搭載はしないでください。

⚠ 高温低温、多湿

極度に高温や低温になる環境や湿度が高い環境で使用しないでください。

⚠ 塵埃

塵埃の多い環境では使用しないでください。

2.4. FPGA 使用に関しての注意事項

- 本製品に含まれる FPGA プロジェクトについて

本製品に含まれる FPGA プロジェクト(付属のドキュメント等も含みます)は、現状のまま(AS IS)提供されるものであり、特定の目的に適合することや、その信頼性、正確性を保証するものではありません。また、本製品の使用による結果についてもなんら保証するものではありません。

本製品は、ベンダのツール(Xilinx 製 EDK、ISE やその他ベンダツール)やベンダの IP コアを利用し、FPGA プロジェクトの構築、コンパイル、コンフィギュレーションデータの生成を行っておりますが、これらツールに関しての販売、サポート、保証等は行っておりません。

2.5. ソフトウェア使用に関しての注意事項

- 本製品に含まれるソフトウェアについて

本製品に含まれるソフトウェア(付属のドキュメント等も含みます)は、現状のまま(AS IS)提供されるものであり、特定の目的に適合することや、その信頼性、正確性を保証するものではありません。また、本製品の使用による結果についてもなんら保証するものではありません。

3.作業の前に

3.1.準備するもの

SUZAKU-S を使用する前に、次のものを準備して下さい。

- 作業用 PC
  ハードウェア開発用として、Windows2000 または WindowsXP が動作し、シリアルポート(1 ポート)及びパラレルポート(1 ポート)を持つ PC を用意してください。
  ソフトウェア開発用として、Linux が動作し、シリアルポート(1 ポート)を持つ PC を用意してください。
  ソフトウェア開発の詳細については、『SUZAKU ソフトウェアマニュアル』をご参照ください。

- D-Sub9 ピンクロスケーブル
  D-Sub9 ピン(メスーメス)の「クロス接続用」のケーブルを用意してください。

- D-Sub9 ピン-10 ピン変換ケーブル
  D-Sub9 ピンと本ボードのピンヘッダ(10 ピン)を接続するための、D-Sub9 ピン-10 ピン変換ケーブルを用意してください。

- 各種マニュアル及びソースコード
  SZ010-U00/SZ030-U00 に関する各種マニュアルやソースコードを準備してください。これらは開発キット付属 CD-ROM(以降付属 CD-ROM)に収録されています。また、SUZAKU 公式サイトのダウンロードページからダウンロードすることもできます。(http://suzaku.atmark-techno.com/downloads/all)

- シリアル通信用ソフト
  minicom や Tera Term などのシリアル通信用ソフトが必要です。(Linux 用のソフトは付属 CD-ROM の "¥suzaku¥tools"にあります。)

- DC3.3V 電源
  DC3.3V 出力の電源を用意してください。

- Xilinx ISE*
  Xilinx ISE を用意し、インストールしてください。
  インストール後ソフトウェアアップデートをしてください。

- Xilinx EDK*
  Xilinx EDK を用意し、インストールしてください。
  インストール後ソフトウェアアップデートをしてください。

- Xilinx Parallel CableⅢ、Ⅳまたはそれ相当品*
  Parallel CableⅢ、Ⅳまたはそれ相当のものを用意してください。

* Xilinx 製品の詳細については、Xilinx のホームページ(http://www.xilinx.co.jp/)をご覧になられるか、Xilinx 代理店にお問い合わせください。

4.概要

4.1.SZ010-U00, SZ030-U00 の特徴

SZ010-U00/SZ030-U00 は Xilinx の FPGA「Spartan-3」をベースとしたボードコンピュータです。
FPGA 上にソフトプロセッサ「MicroBlaze」と周辺ペリフェラルコアを構成し、オペレーティングシステムとして Linux（uCLinux）を採用しています。

- ソフトプロセッサと周辺ペリフェラルコアの構築
  MicroBlaze や周辺ペリフェラルコアの構築は、Xilinx EDK(Embedded Development Kit)を使用します。EDK は、GUI 環境下で MicroBlaze や周辺ペリフェラルコアの各種設定が行え、その設定情報から自動的にネットリストを生成するツールです。

- カスタマイズ
  FPGA の中は、ユーザによってカスタマイズが可能です。また、基板外周にユーザが自由に使える外部 I/O を 86 ピン実装しております。例えば、PIO や UART の数を増やし、外部 I/O ピンに割当てるなどのカスタマイズが簡単に行えます。*



- LAN
  LAN インターフェース(10BASE-T/100BASE-TX)を実装しています。市販の LAN ケーブル(UTP)が接続できます。
- オペレーティングシステム
  μCLinux を標準のオペレーティングシステムとして採用しておりますので、アプリケーションソフトウェアの開発には GNU のアセンブラや C コンパイラ等を使用することができます。
  また、LAN コントローラデバイスドライバ、各種プロトコルが最初から用意されていますので、簡単にネットワークに接続できます。
  オペレーティングシステムの詳細については、『SUZAKU ソフトウェアマニュアル』を参照ください。

* FPGA のカスタマイズには Xilinx EDK、ISE が必要です。Xilinx 製品の詳細については、Xilinx のホームページ（http://www.xilinx.co.jp/）をご覧になられるか、Xilinx 代理店にお問い合わせください。

4.2. 仕様

本ボードの主な仕様を表 4－1 に示します。

表 4-1 SUZAKU-S 仕様

FPGA		Xilinx Spartan-3 XC3S400 FT256 (SZ010-U00) XC3S1000 FT256 (SZ030-U00)
プロセッサ		MicroBlaze(ソフトプロセッサ)
水晶発振器周波数		3.6864MHz(FPGA の内部 DCM により逓倍して使用)
メモリ	BRAM	8KByte
	SDRAM	16MByte
	フラッシュメモリ	4MByte (SZ010-U00) 8MByte (SZ030-U00)
コンフィギュレーション		フラッシュメモリ上に記憶、コントローラ TE7720
JTAG		2 ポート(FPGA 用、TE7720 用)
Ethernet		10BASE-T/100BASE-TX
シリアル		UART 115.2kbps
タイマ		2ch(1ch は OS で使用)
フリーI/O ピン		86 ピン
リセット機能		ソフトウェアリセット
電源		電圧:3.3V±3% 消費電力:1.2W typ.(プロセッサ動作時)
使用温度範囲		0℃~60℃
基板サイズ		72×47mm

4.3. 全体ブロック図

SZ010-U00/SZ030-U00 の全体ブロック図を以下に示します。
本構成は、μ CLinux を動作させる最小構成です。



図 4-1 SZ010-U00/SZ030-U00 ブロック図

4.4. 機能

4.4.1. プロセッサ

FPGA 内部で MicroBlaze を使用しています。MicroBlaze の概要を以下に示します。
・32 ビット RISC プロセッサ
・32 ビット固定長命令
・32 個の汎用 32bit レジスタ
・3 ステージパイプライン
・命令キャッシュとデータキャッシュ
・ハードウェア乗算器
・ハードウェアデバッグロジック対応

4.4.2. バス

3 種類のバスで構成しています。
・FPGA 内部 LMB
　　MicroBlaze と BRAM(FPGA 内部メモリ)を接続する専用バス
・FPGA 内部 OPB
　　複数のペリフェラル IP コアを接続するバス
　　カスタマイズを行う時は、本バスにペリフェラルコアを追加していきます。
・FPGA 外部バス
　　OPB EMC 及び OPB SDRAM を介し、外部メモリデバイスなどを接続するバス



図 4-2 SZ010-U00/SZ030-U00 バス構成

4.4.3. メモリ

3 種類のメモリで構成しています。

・FPGA 内部 BRAM (デフォルト 8KByte)

ブートプログラム用として使用しています。
起動完了後は、先頭の 32Byte(割り込みベクタ領域)以外であれば、ユーザプログラムで使用することもできます。

・FPGA 外部フラッシュメモリ

SZ010-U00 は 4MByte、SZ030-U00 は 8MByte を実装しています。
高機能ブートローダや Linux システム、FPGA コンフィグデータなどのデータ保存に使用しています。
OPB EMC を使用し、OPB と接続しています。

・FPGA 外部 SDRAM 16MByte

Linux のメインメモリとして使用しています。
OPB SDRAM を使用し、OPB と接続しています。

4.4.4. 割り込み

OS 用割り込みコントローラに、FPGA 内部で OPB INTC を使用しています。

4.4.5. タイマ

OS 用タイマに、FPGA 内部で OPB Timer を使用しています。

4.4.6. シリアルコンソール

OS 用シリアルコンソールに、FPGA 内部で OPB UART lite を使用しています。
OPB UART lite は RS232C トランシーバを介し、コネクタ(CON1)に接続しています。
また、RS232C トランシーバは、4 チャンネルタイプのものを使用しており、このうち 2 チャンネルを OS 用シリアルコンソールで使用し、残り 2 チャンネルは未使用となっています。これらの未使用の信号に GPIO やユーザロジックを接続してフロー制御をしたり、別の OPB UART lite を接続して 2 ポート目の UART とすることも可能です。

・シリアルコンソールの設定

転送レート	115.2kbps
データ	8bit
ストップ bit	1bit
フロー制御	なし

4.4.7. LAN

LAN コントローラに、FPGA 外部に SMSC 社の LAN91C113 を実装しています。
LAN91C113 は、OPB EMC を使用し、OPB と接続しています。
また、RJ-45 コネクタを実装しており、市販の LAN ケーブル(UTP)が接続できます。

4.4.8. 外部 I/O

ユーザが自由に使用できる外部 I/O を 86 ピン実装しています(CON2、CON3、CON4、CON5)。
(コネクタは実装されていません)
外部 I/O は、全て FPGA のフリーI/O ピンと直接接続しています。
FPGA の I/O 用電源(VCCO)は、全て内部ロジック用電源+3.3V から供給しています。
I/O 電圧や駆動電流などの規定値については、『Spartan-3 データシート』をご参照ください。

内部ロジック用電源+3.3V は、シーケンス回路及びディレー回路により立ち上がりに最大 20msec の時間がかかります。よって外部 I/O と接続するデバイスは、ラッチアップ等を起こさないために、本ボードの内部ロジック用電源+3.3V 出力を使用するか("4.4.15 内部ロジック用電源出力+3.3V"参照)、またはバッファデバイス等が必要になります。

4.4.9. FPGA コンフィギュレーション

FPGA コンフィギュレーション IC に TE7720(東京エレクトロンデバイス製)を実装しています。
TE7720 は、JTAG(CON2)から送られてくるデータをフラッシュメモリにプログラムし、再起動時にフラッシュメモリからデータを読み込み、FPGA をコンフィギュレーションする IC です。("図 4-3 FPGA コンフィギュレーション"参照)

フラッシュメモリの全エリアは、プロセッサからも読み書き可能です。
LAN や RS232C から、Linux システムや FPGA コンフィギュレーションデータを受信し、フラッシュメモリに対して書き込んで、再起動すると全く新しい機能をもったボードとして動作させることができます。
また、ソフトウェアからコントロールできるリセット回路が入っていますので、遠隔地からの再コンフィギュレーションも可能です。

JTAG(CON2)から TE7720 にデータを転送するためのソフトウェア(LBPLAY2.EXE)は、東京エレクトロンデバイスのホームページから無料でダウンロードできます。(付属 CD-ROM にも収録されています)
コンフィギュレーションの方法については『SUZAKU スターターキットガイド(FPGA 開発編)』をご参照ください。

FPGA に間違ったデータをプログラムしたり、またプログラム中に何かの原因で、エラーを起こした場合は SUZAKU を動作させないでください。FPGA 外部回路部品(ボード上の部品も含む)と信号の衝突や異常動作により発熱、劣化、破損する可能性がありますので、一度電源を切断し、`JP2`をショートし、再プログラミングを行ってください。
SUZAKU は、電源再投入時`JP2` をショートすると、FPGA に対しコンフィギュレーションを停止させることができ、その間にプログラムすることができます。



JTAGからTE7720経由でフラッシュメモリに書き込み



電源投入時フラッシュメモリからTE7720経由でFPGAをコンフィグレーション



FPGAのコンフィグレーション完了後、MicroBlazeがフラッシュメモリを使用

図 4-3 FPGA コンフィギュレーション

4.4.10. ソフトウェアリセット機能

ソフトウェアリセットを実行すると、フラッシュメモリからコンフィギュレーションデータの再読み込み及び、FPGA のコンフィギュレーションを実行、各デバイス IC へリセットを出力します。

ソフトウェアリセットは、Linux の reboot コマンドを使用するか、または、BRAM 上のプログラムから、直接アドレス 0xFFFF_A000 にデータ 0x0000_0001 を書き込むことにより実行できます。BRAM 上のプログラムから直接ソフトウェアリセットを実行する場合は、SDRAM やその他デバイスに対し書込み読込み（プログラムの実行を含む）を行わないでください。



BRAM上のプログラムから直接ソフトウェアリセットを実行する場合

4.4.11. JTAG

JTAG には、以下の 2 種類があります。

・FPGA プログラム用 JTAG コネクタ(CON2)

FPGA のコンフィギュレーションデータをフラッシュメモリにプログラムする時に使用する JTAG コネクタです。(コネクタは実装されていません)

本コネクタに Xilinx 製 Parallel Cable 等の JTAG ケーブルを接続し、専用のソフト(LBPLAY2.EXE)を使用してプログラムを行います。

本 JTAG の I/O 電圧は+3.3V です。+3.3V に対応した JTAG ケーブルをご使用ください。また、TMS、TDI、TCK は、本ボード内で 4.7kΩを介し+3.3V にプルアップされています。

・FPGA 用 JTAG コネクタ(CON7)

FPGA 用 JTAG コネクタです。(コネクタは実装されていません)

FPGA の JTAG ピンと直接接続されています。

本 JTAG の I/O 電圧は+2.5V です。+2.5V に対応した JTAG ケーブルをご使用ください。

また、TMS、TDI、TCK は、本ボード内で 4.7kΩを介し+2.5V にプルアップされています。

4.4.12. 設定用ジャンパ

設定用ジャンパには、以下の 2 種類があります。
・起動モードジャンパ (JP1)
起動モードを切り替えるジャンパです。
オープンでオートブートします。
ショートでブートローダモードになります。
(起動モードについての詳細は『SUZAKU ソフトウェアマニュアル』を参照ください)

・FPGA プログラム用ジャンパ(JP2 , Spartan-3 の F3 と接続しています)
FPGA プログラム用 JTAG からコンフィギュレーションデータをフラッシュメモリにプログラムする時に使用するジャンパです。
オープンでノーマルブートします。
ショートで FPGA コンフィギュレーションデータをフラッシュメモリにプログラムできます。
(電源再投入時、本ジャンパをショートすると、FPGA に対しコンフィギュレーションを停止させることができ、その時にフラッシュメモリにプログラムできます)

4.4.13. LED

LED には、以下の 2 種類があります。
・パワーオン LED 緑 (D3)
本ボードに 3.3V が供給されると点灯します。
・ユーザコントロール LED 赤 (D1 , Spartan-3 の G5 と接続しています)
ユーザコントロール可能な LED です。
` LO. ` レベルで点灯します。
FPGA と接続しています。

4.4.14. 電源入力+3.3V

CON2、CON3 及び CON6 の ` 電源入力+3.3V ` から、本ボードへの電源供給が可能です。
+3.3V は、精度±3%で、単調増加としてください。
極度に短い間隔でのオン/オフ繰り返しは行わないでください。
また、入力には積層セラミックコンデンサ 10μF を実装しています。

4.4.15. 内部ロジック用電源出力+3.3V

内部ロジック用電源+3.3V は、FPGA の I/O 用(VCCO)やその他 IC に供給している電源です。
CON1、CON2、CON3、CON5 から、外部のデバイスに合計最大 400mA *1 の電源供給が可能です。
ただし、外部のデバイスの負荷変動が大きい場合、電源入力+3.3V の応答によっては、電圧変動が発生することがあります。



＊1　外部 I/O から信号を出力する場合は、
合計最大電流 ＝ 400mA－外部 I/O 信号の出力電流
となります。

4.4.16. 内部電源シーケンス

内部電源は、以下のようなシーケンスで立ち上がります。





5.メモリマップ

5.1.SUZAKU-S メモリマップ

本ボードのメモリマップは次の通りです。
本構成は、μCLinux を動作させる最小構成です。

表 5-1 SUZAKU-S メモリマップ

Start Address	End Address	ペリフェラル	デバイス
0x0000 0000	0x0000 1FFF	BRAM	
0x0000 2000	0x7FFF FFFF	Reserved	
0x8000 0000	0x80FF FFFF	OPB-SDRAM Controller	SDRAM 16MByte
0x8100 0000	0xFEFF FFFF	Free	
0xFF00 0000	0xFF7F FFFF	OPB-EMC	フラッシュメモリ 4MByte or 8MByte
0xFF80 0000	0xFFDF FFFF	Free	
0xFFE0 0000	0xFFEF FFFF	OPB-EMC	LAN コントローラ
0xFFF0 0000	0xFFFF 0FFF	Free	
0xFFFF 1000	0xFFFF 10FF	OPB-Timer	
0xFFFF 1100	0xFFFF 1FFF	Free	
0xFFFF 2000	0xFFFF 20FF	OPB-UART lite	RS232C
0xFFFF 2100	0xFFFF 2FFF	Free	
0xFFFF 3000	0xFFFF 30FF	OPB-Interrupt Controller	
0xFFFF 3100	0xFFFF 9FFF	Free	
0xFFFF A000	0xFFFF A1FF	OPB-GPIO	ブートモードジャンパ ソフトウェアリセット
0xFFFF A200	0xFFFF A3FF	OPB-GPIO	ユーザコントロール LED
0xFFFF A400	0xFFFF FFFF	Free	

6.FPGA ピンアサイン

FPGA(Xilinx Spartan-3 XC3S400 FT256)の全ピンアサインを示します。

表 6-1 FPGA ピンアサイン 外部 I/O 関連(1/3)

番号	バンク	信号名	I/O	用途	接続先
A5	0	IOa_0	I/O	外部 I/O	CON2 (7 項参照)
A7	0	IOb_0	I/O	〃	〃
A3	0	IO/VREF0P	I/O	〃	〃
D5	0	IO/VREF0N	I/O	〃	〃
B4	0	01N_0/VRP_0	I/O	〃	〃
A4	0	01P_0/VRN_0	I/O	〃	〃
C5	0	25N_0	I/O	〃	〃
B5	0	25P_0	I/O	〃	〃
E6	0	27N_0	I/O	〃	〃
D6	0	27P_0	I/O	〃	〃
C6	0	28N_0	I/O	〃	〃
B6	0	28P_0	I/O	〃	〃
E7	0	29N_0	I/O	〃	〃
D7	0	29P_0	I/O	〃	〃
C7	0	30N_0	I/O	〃	〃
B7	0	30P_0	I/O	〃	〃
D8	0	31N_0	I/O	〃	〃
C8	0	31P_0/VREF0	I/O	〃	〃
B8	0	32N_0/GCLK7	I/O	〃	〃
A8	0	32P_0/GCLK6	I/O	〃	〃
A9	1	IOa_1	I/O	〃	〃
A12	1	IOb_1	I/O	〃	〃
C10	1	IOc_1	I/O	〃	〃
D12	1	IO/VREF1	I/O	〃	〃
A14	1	01N_1/VRP_1	I/O	〃	〃
B14	1	01P_1/VRN_1	I/O	〃	〃
A13	1	10N_1/VREF1	I/O	〃	〃
B13	1	10P_1	I/O	〃	〃
B12	1	27N_1	I/O	〃	〃
C12	1	27P_1	I/O	〃	〃
D11	1	28N_1	I/O	〃	〃
E11	1	28P_1	I/O	〃	〃

表 6-2 FPGA ピンアサイン 外部 I/O 関連(2/3)

番号	バンク	信号名	I/O	機能	接続先
B11	1	29N_1	I/O	外部 I/O	CON3 (7 項参照)
C11	1	29P_1	I/O	〃	〃
D10	1	30N_1	I/O	〃	〃
E10	1	30P_1	I/O	〃	〃
A10	1	31N_1/VREF1	I/O	〃	〃
B10	1	31P_1	I/O	〃	〃
C9	1	32N_1/GCLK5	I/O	〃	〃
D9	1	32P_1/GCLK4	I/O	〃	〃
G16	2	Oa_2	I/O	〃	〃
B16	2	16P_2	I/O	〃	〃
C16	2	17N_2	I/O	〃	〃
C15	2	17P_2/VREF2	I/O	〃	〃
D14	2	19N_2	I/O	〃	〃
D15	2	19P_2	I/O	〃	〃
D16	2	20N_2	I/O	〃	〃
E13	2	20P_2	I/O	〃	〃
E14	2	21N_2	I/O	〃	〃
E15	2	21P_2	I/O	〃	〃
E16	2	20P_2	I/O	〃	〃
F12	2	21N_2	I/O	〃	〃
F13	2	21P_2	I/O	〃	〃
F14	2	22N_2	I/O	〃	〃
F15	2	22P_2	I/O	〃	〃
G12	2	23N_2/VREF2	I/O	〃	〃
G13	2	23P_2	I/O	〃	〃
G14	2	24N_2	I/O	〃	〃
G15	2	24P_2	I/O	〃	〃
H13	2	39N_2	I/O	〃	〃
H14	2	39P_2	I/O	〃	〃
H15	2	40N_2	I/O	〃	〃
H16	2	40P_2/VREF2	I/O	〃	〃
K15	3	IOa_3	I/O	〃	〃
P16	3	01N_3/VRP_3	I/O	〃	〃
R16	3	01P_3/VRN_3	I/O	〃	〃

表 6-3 FPGA ピンアサイン 外部 I/O 関連(3/3)

番号	バンク	信号名	I/O	機能	接続先
P15	3	16N_3	I/O	外部 I/O	CON5 (7 項参照)
P14	3	16P_3	I/O	〃	〃
N16	3	17N_3	I/O	〃	〃
N15	3	17P_3/VREF3	I/O	〃	〃
M14	3	19N_3	I/O	〃	〃
N14	3	19P_3	I/O	〃	〃
M16	3	20N_3	I/O	〃	〃
M15	3	20P_3	I/O	〃	〃
L13	3	21N_3	I/O	〃	〃
M13	3	21P_3	I/O	〃	〃
L15	3	22N_3	I/O	〃	〃
L14	3	22P_3	I/O	外部 I/O	CON4 (7 項参照)
K12	3	23N_3	I/O	〃	〃
L12	3	23P_3/VREF3	I/O	〃	〃
K14	3	24N_3	I/O	〃	〃
K13	3	24P_3	I/O	〃	〃
J14	3	39N_3	I/O	〃	〃
J13	3	39P_3	I/O	〃	〃
J16	3	40N_3/VREF3	I/O	〃	〃
K16	3	40P_3	I/O	〃	〃

表 6-4 FPGA ピンアサイン 内部デバイス関連(1/3)

番号	バンク	信号名	I/O	機能	接続先
T12	4	LA(22)	O	FPGA 外部アドレスバス	SDRAM、フラッシュメモリ、LAN コントローラ
T14	4	LA(21)	O	〃	〃
N12	4	LA(20)	O	〃	〃
P13	4	LA(19)	O	〃	〃
T10	4	LA(18)	O	〃	〃
R13	4	LA(17)	O	〃	〃
T13	4	LA(16)	O	〃	〃
P12	4	LA(15)	O	〃	〃
R12	4	LA(14)	O	〃	〃
M11	4	CFG_DATA	I	コンフィギュレーション DATA	TE7720
N11	4	LA(13)	O	FPGA 外部アドレスバス	SDRAM,フラッシュメモリ、LAN コントローラ
P11	4	LA(12)	O	〃	〃
R11	4	LA(11)	O	〃	〃
M10	4	LA(10)	O	〃	〃
N10	4	LA(9)	O	〃	〃
P10	4	LA(8)	O	〃	〃
R10	4	SYS_CLK_OUT	O	SDRAM へのクロック出力	SDRAM
N9	4	CFG_INIT*	I	コンフィギュレーション INIT	TE7720、JP2
P9	4			空き	
R9	4	RAM_CLK	I	SDRAM のクロック DCM フォードバック用入力	SDRAM
T9	4	SYS_CLK_IN	I	システムクロック入力	発振器 3.6864MHz
N5	5	LA(7)	O	FPGA 外部アドレスバス	SDRAM,フラッシュメモリ、LAN コントローラ
P7	5	LA(6)	O	〃	〃
T5	5	LA(5)	O	〃	〃
T8	5	LA(4)	O	〃	〃
T3	5	LA(3)	O	〃	〃
R3	5	LA(2)	O	〃	〃
T4	5	LA(1)	O	〃	〃
R4	5	LA(0)	O	〃	〃
R5	5	LD(15)	I/O	FPGA 外部データバス	SDRAM,フラッシュメモリ、LAN コントローラ
P5	5	LD(14)	I/O	〃	〃
N6	5	LD(13)	I/O	〃	〃
M6	5	LD(12)	I/O	〃	〃
R6	5	LD(11)	I/O	〃	〃

表 6-5 FPGA ピンアサイン 内部デバイス関連(2/3)

番号	バンク	信号名	I/O	機能	接続先
P6	5	LD(10)	I/O	〃	〃
N7	5	LD(9)	I/O	〃	〃
M7	5	LD(8)	I/O	〃	〃
T7	5	LD(7)	I/O	〃	〃
R7	5	LD(6)	I/O	〃	〃
P8	5			空き	
N8	5			空き	
K1	6	LDA(5)	I/O	FPGA 外部データバス	SDRAM,フラッシュメモリ、 LAN コントローラ
R1	6	LD(4)	I/O	〃	〃
P1	6	LD(3)	I/O	〃	〃
P2	6	LD(2)	I/O	〃	〃
N3	6	LD(1)	I/O	〃	〃
N2	6	LD(0)	I/O	〃	〃
N1	6	BUS_REQ	O	バスリクエスト	TE7720
M4	6	BUS_REL	I	バス獲得	TE7720
M3	6	RAM_CS*	O	SDRAM CS	SDRAM
M2	6	RAM_RAS*	O	SDRAM RAS	〃
M1	6	RAM_CAS*	O	SDRAM CAS	〃
L5	6	RAM_WE*	O	SDRAM WE	〃
L4	6	RAM_CKE	O	SDRAM CKE	〃
L3	6	RAM_UQDM	O	SDRAM UQDM	〃
L2	6	RAM_LQDM	O	SDRAM LQDM	〃
K5	6	RAM_BS(1)	O	SDRAM BS	〃
K4	6	RAM_BS(0)	O	SDRAM BS	〃
K3	6	FLASH_CE*	O	フラッシュメモリ CE	フラッシュメモリ
K2	6	FLASH_OE*	O	フラッシュメモリ OE	〃
J4	6	FLASH_WE*	O	フラッシュメモリ WE	〃
J3	6	FLASH_BYTE*	O	フラッシュメモリ BYTE*	〃
J2	6	FLASH_R_B	I	フラッシュメモリ R/B	〃
J1	6	MAC_BE1*	O	LAN コントローラ BE1	LAN コントローラ
G2	7	MAC_BE0*	O	LAN コントローラ BE0	〃
C1	7	MAC_AEN	O	LAN コントローラ AEN	〃
B1	7	MAC_RD*	O	LAN コントローラ RD	〃
C2	7	MAC_WR*	O	LAN コントローラ WR	〃
C3	7	MAC_ARDY	I	LAN コントローラ ARDY	〃
D1	7	MAC_ ADS*	O	LAN コントローラ ADS	〃
D2	7	MAC_INTR	I	LAN コントローラ INTR	〃
E3	7			空き	
D3	7			空き	
E1	7	CNSL_CTS*	I	コンソール CTS	RS232C トランシーバ =>CON1 (7 項参照)
E2	7	CNSL_RXD	I	コンソール RXD	〃
F4	7	CNSL_RTS	O	コンソール RTS	〃
E4	7	CNSL_TXD	O	コンソール TXD	〃

表 6-6 FPGA ピンアサイン 内部デバイス関連(3/3)

番号	バンク	信号名	I/O	機能	接続先
F2	7	FPGA_RESET_EN	O	自己リセット出力	リセット回路
F3	7	BOOTMODE	I	ブートモード検出	JP1 (7 項参照)
G5	7	LED*	O	ユーザコントロール LED	D1 (7 項参照)
F5	7	SYS_RST_IN	I	システムリセット入力	リセット回路
G3	7			空き	
G4	7			空き	
H3	7			空き	
H4	7			空き	
H1	7			空き	
G1	7			空き	

表 6-7 FPGA ピンアサイン JTAG、コンフィギュレーション関連

番号	バンク	信号名	I/O	機能	接続先
C14		TCK	I	JTAG	CON7 (7 項参照)
A2		TDI	I	JTAG	〃
A15		TDO	O	JTAG	〃
C13		TMS	I	JTAG	〃
T15		CFG_CLK	O	コンフィギュレーション CLK	TE7720
B3		PROG_B	I	コンフィギュレーション PROG_B	リセット回路
R14		CFG_DONE	O	コンフィギュレーション DONE	TE7720
C4		HSWAP_EN		オープン	
P3		M0	I	コンフィギュレーションモード	グランド
T2		M1	I	コンフィギュレーションモード	グランド
P4		M2	I	コンフィギュレーションモード	グランド

MicroBlaze はバスアーキテクチャとして IBM の CoreConnect を採用しています。CoreConnect のバスおよびレジスタビットの命名規則で MSB 側がビット(0)に定義されています。よって、LA(0 to 22)、LD(0 to 15)、RAM_BS(0 to 1)の VHDL バス記述は、MSB 側がビット(0)となっています。このため、LSB 側がビット(0)に定義されている外部デバイスと比べビットラベルが逆になります。上記表は通常の外部デバイスに接続するときのビットラベル(LSB 側がビット(0))で表記しています。アサイン時には十分ご注意ください。



図 6-1 CoreConnect のビットラベルと信号名

7.各種インターフェース仕様

7.1.各種インターフェースの配置



図 7-1 各種インターフェースの配置

表 7-1 各種インターフェースの内容

	部 品 番 号	説　　明
①	CON2	外部 I/O 、FPGA プログラム用 JTAG コネクタ　Total I/Os 32PIN ※
②	CON3	外部 I/O コネクタ　Total I/Os 34PIN*
③	CON4	外部 I/O コネクタ　Total I/Os 10PIN*
④	CON5	外部 I/O コネクタ　Total I/Os 10PIN*
⑤	L2	Ethernet 10BASE-T/100 BASE-TX コネクタ
⑥	CON7	FPGA JTAG コネクタ
⑦	CON1	RS232C コネクタ
⑧	D3	パワーオン LED　緑
⑨	D1	ユーザコントロール LED　赤
⑩	JP1	起動モードジャンパ
⑪	JP2	FPGA プログラム用ジャンパ
⑫	CON6	電源入力+3.3V コネクタ

* 外部 I/O ピンは FPGA と直結されているため、コンフィギュレーション中はハイインピーダンス状態となります。コンフィギュレーション後は設定値により任意の状態となります。

CON2　外部 I/O、FPGA プログラム用 JTAG コネクタ

外部 I/O 及び FPGA プログラム用 JTAG コネクタです。(コネクタは実装されていません)

表 7-2 CON2　外部 I/O、FPGA プログラム用コネクタ

番号	信号名	I/O	機　　能
1	GND		グランド
2	+3.3VOUT	O	内部ロジック用電源出力 +3.3V
3	CFG_TCK	I	FPGA プログラム用 JTAG　TCK
4	CFG_TDI	I	〃　TDI
5	CFG_TDO	O	〃　TDO
6	CFG_TMS	I	〃　TMS
7	IOa_0	I/O	外部 I/O　Spartan-3 接続ピン番号　A5
8	IOb_0	I/O	〃　A7
9	IO/VREF0P	I/O	〃　A3
10	IO/VREF0N	I/O	〃　D5
11	01N_0/VRP_0	I/O	〃　B4
12	01P_0/VRN_0	I/O	〃　A4
13	25N_0	I/O	〃　C5
14	25P_0	I/O	〃　B5
15	27N_0	I/O	〃　E6
16	27P_0	I/O	〃　D6
17	28N_0	I/O	〃　C6
18	28P_0	I/O	〃　B6
19	GND		グランド
20	32P_0/GCLK6	I/O	外部 I/O　Spartan-3 接続ピン番号　A8
21	GND		グランド
22	32N_0/GCLK7	I/O	外部 I/O　Spartan-3 接続ピン番号　B8
23	29N_0	I/O	〃　E7
24	29P_0	I/O	〃　D7
25	30N_0	I/O	〃　C7
26	30P_0	I/O	〃　B7
27	31N_0	I/O	〃　D8
28	31P_0/VREF0	I/O	〃　C8
29	IOa_1	I/O	〃　A9
30	IOb_1	I/O	〃　A12
31	IOc_1	I/O	〃　C10
32	IO/VREF1	I/O	〃　D12
33	01N_1/VRP_1	I/O	〃　A14
34	01P_1/VRN_1	I/O	〃　B14
35	10N_1/VREF1	I/O	〃　A13
36	10P_1	I/O	〃　B13
37	27N_1	I/O	〃　B12
38	27P_1	I/O	〃　C12
39	28N_1	I/O	〃　D11
40	28P_1	I/O	〃　E11
41	GND		グランド
42	GND		グランド
43	+3.3VIN	I	電源入力 +3.3V
44	+3.3VIN	I	電源入力 +3.3V

7.2. CON3　外部 I/O コネクタ

外部 I/O 及び TE7720 用 JTAG コネクタです。(コネクタは実装されていません)

表 7-3 外部 I/O コネクタ

番号	信号名	I/O	機　　能
1	+3.3VIN	I	電源入力 +3.3V
2	+3.3VIN	I	電源入力 +3.3V
3	GND		グランド
4	GND		グランド
5	29N_1	I/O	外部 I/O　Spartan-3 接続ピン番号　B11
6	29P_1	I/O	〃　C11
7	30N_1	I/O	〃　D10
8	30P_1	I/O	〃　E10
9	31N_1/VREF1	I/O	〃　A10
10	31P_1	I/O	〃　B10
11	01N_2/VRP_2	I/O	〃　B16
12	01P_2/VRN_2	I/O	〃　C16
13	16N_2	I/O	〃　C15
14	16P_2	I/O	〃　D14
15	17N_2	I/O	〃　D15
16	17P_2/VREF2	I/O	〃　D16
17	19N_2	I/O	〃　E13
18	19P_2	I/O	〃　E14
19	20N_2	I/O	〃　E15
20	20P_2	I/O	〃　E16
21	21N_2	I/O	〃　F12
22	21P_2	I/O	〃　F13
23	32N_1/GCLK5	I/O	〃　C9
24	GND		グランド
25	32P_1/GCLK4	I/O	外部 I/O　Spartan-3 接続ピン番号　D9
26	GND		グランド
27	22N_2	I/O	外部 I/O　Spartan-3 接続ピン番号　F14
28	22P_2	I/O	〃　F15
29	23N_2/VREF2	I/O	〃　G12
30	23P_2	I/O	〃　G13
31	24N_2	I/O	〃　G14
32	24P_2	I/O	〃　G15
33	39N_2	I/O	〃　H13
34	39P_2	I/O	〃　H14
35	40N_2	I/O	〃　H15
36	40P_2/VREF2	I/O	〃　H16
37	01N_3/VRP_3	I/O	〃　P16
38	01P_3/VRN_3	I/O	〃　R16
39	IOa_3	I/O	〃　K15
40	IOa_2	I/O	〃　G16
41			空き
42	EXRESET*		未接続　注意．必ず未接続とし、信号を入力しないでください。
43	+3.3VOUT	O	内部ロジック用電源出力 +3.3V
44	GND		グランド

7.3. CON4　外部 I/O コネクタ

外部 I/O コネクタです。(コネクタは実装されていません)

表 7-4 CON4　外部 I/O コネクタ

番号	信号名	I/O	機　　能
1			空き
2			空き
3	22N_3	I/O	外部 I/O　Spartan-3 接続ピン番号　L15
4	22P_3	I/O	L14
5	23N_3	I/O	K12
6	23P_3/VREF3	I/O	L12
7	24N_3	I/O	K14
8	24P_3	I/O	K13
9	39N_3	I/O	J14
10	39P_3	I/O	J13
11	40N_3/VREF3	I/O	J16
12	40P_3	I/O	K16

7.4. CON5 外部 I/O コネクタ

外部 I/O コネクタです。(コネクタは実装されていません)

表 7-5 CON5　外部 I/O コネクタ

番号	信号名	I/O	機　　能
1	GND		グランド
2	+3.3VOUT	O	内部ロジック用電源出力 +3.3V
3	16N_3	I/O	外部 I/O　Spartan-3 接続ピン番号　P15
4	16P_3	I/O	P14
5	17N_3	I/O	N16
6	17P_3/VREF3	I/O	N15
7	19N_3	I/O	M14
8	19P_3	I/O	N14
9	20N_3	I/O	M16
10	20P_3	I/O	M15
11	21N_3	I/O	L13
12	21P_3	I/O	M13

7.5. CON7　FPGA JTAG コネクタ

FPGA 用 JTAG コネクタです。(コネクタは実装されていません)。
本 JTAG の I/O 電圧は+2.5V です。+2.5V に対応した JTAG ケーブルをご使用ください。

表 7-6 CON7　Spartan-3 用 JTAG コネクタ

番号	信号名	I/O	機　　能
1	GND		グランド
2	+2.5VOUT	O	内部ロジック用電源出力 +2.5V
3	TCK	I	JTAG
4	TDI	I	JTAG
5	TDO	O	JTAG
6	TMS	I	JTAG

7.6. CON1　RS232C コネクタ

RS232C コネクタです。レベルバッファを介して FPGA と接続されています。
ボード側で使用しているコネクタ型式/メーカは、A1-10PA-2.54DSA/ヒロセ(相当品)です。

- シリアルコンソールの設定
- 転送レート　115.2kbps
- データ　8bit
- ストップ bit　1bit
- フロー制御　なし

表 7-7 CON1　RS232C コネクタ

番号	信号名	I/O	機　　能
1			空き
2			空き
3	RXD	I	Spartan-3 接続ピン番号　E2 (シリアルコンソール用)
4	RTS	O	〃　F4
5	TXD	O	〃　E4 (シリアルコンソール用)
6	CTS	I	〃　E1
7			空き
8			空き
9	GND		グランド
10	+3.3VOUT	O	内部ロジック用電源出力 +3.3V

7.7. JP1　起動モード ジャンパ

起動モードを切り替えるジャンパです。
オープンでオートブートします。
ショートでブートローダモードになります。
FPGA と接続されています。
（起動モードについての詳細は『SUZAKU ソフトウェアマニュアル』を参照ください）

表 7-8 JP1　起動モード ジャンパ

番号	信号名	I/O	機　　能
1	DLOAD		オープン ： オートブート ショート ： ブートローダモード Spartan-3 接続ピン番号　F3
2	GND		グランド

7.8. JP2　FPGA プログラム用ジャンパ

FPGA プログラム用 JTAG からコンフィギュレーションデータをフラッシュメモリにプログラムする時に使用するジャンパ
です。

表 7-9 JP2 FPGA プログラム用ジャンパ

番号	信号名	I/O	機　　能
1	TE77PRG		オープン ： ノーマルブート ショート ： コンフィギュレーションデータプログラム
2	GND		グランド

7.9. D3　パワーオン LED

本ボードに 3.3V が供給されると点灯(緑色)します。

7.10. D1　ユーザコントロール LED

ユーザコントロール可能な LED です。
｀ LO. ｀レベルで点灯(赤)します。
FPGA と接続されています。

表 7-10 D1　ユーザコントロール LED

番号	信号名	I/O	機　　能
	LED0	O	LO.レベル ： 点灯 HI.レベル ： 消灯 Spartan-3 接続ピン番号　　G5

7.11. CON6　電源入力+3.3V コネクタ

電源入力コネクタです。電源入力+3.3V は、+3.3V±3%で、単調増加としてください。
CON2、CON3 の ｀ 電源入力+3.3V ｀ とボード内部で接続されています。
ボード側で使用しているコネクタ型式/メーカは、B2PS-VH/日本圧着端子(相当品)です。
ケーブル側のコネクタ型式/メーカは、
ハウジング VHR-2N/日本圧着端子(相当品)、
コンタクト BVH-21T-P1.1/日本圧着端子(相当品)　または、BVH-41T-P1.1/日本圧着端子(相当品)
が使用できます。

表 7-11 CON6　電源入力+3.3V コネクタ

番号	信号名	I/O	機　　能
1	GND		グランド
2	+3.3VIN	I	電源入力 +3.3V

7.12. Ethernet 10BASE-T/100BASE-TX

ボード側で使用しているコネクタ型式/メーカは、J0026D21B/PULSE です。

表 7-12 Ethernet 10BASE-T/100BASE-TX

番号	信号名	I/O	機　　能
1	TX+		差動ツイストペア出力+
2	TX-		差動ツイストペア出力-
3	RX+		差動ツイストペア入力+
4			75Ω終端（4番ピンと5番ピンはショートしています）
5			75Ω終端（4番ピンと5番ピンはショートしています）
6	RX-		差動ツイストペア入力-
7			75Ω終端（7番ピンと8番ピンはショートしています）
8			75Ω終端（7番ピンと8番ピンはショートしています）

8.基板形状図

本ボードの基板形状図を以下に示します。



〔単位:mm〕

図 8-1 SZ010-U00/SZ030-U00 の基板形状

9.SZ010-U00 と SZ030-U00 の違い

9.1. SZ010-U00 と SZ030-U00 の違い

SZ010-U00 と SZ030-U00 の違いは以下の 3 点です。

・FPGA
・フラッシュメモリ
・フラッシュメモリマップ

9.1.1. FPGA について

SZ010-U00 は XC3S400FT256(Spartan-3 40 万ゲート)を、SZ030-U00 は XC3S1000FT256 (Spartan-3 100 万ゲート)を使用しています。
ピンアサインはすべて互換です。

9.1.2. フラッシュについて

SZ010-U00 は 4Mbyte を、SZ030-U00 は 8Mbyte を使用しています。
4Mbyte では最上位アドレスビット LA(22)は使用されません。

9.1.3. フラッシュメモリマップについて

SZ010-U00 と SZ030-U00 のフラッシュメモリマップは以下のようになります。





9.2. 以前に開発した Linux バイナリイメージの動作

9.2.1. 以前に開発した Linux バイナリイメージを SZ030-U00 でそのまま動作させる方法

CD-ROM ”SUZAKU-S20041215” 以前で開発した Linux バイナリイメージは、フラッシュメモリマップ自動判別に対応していないため、そのままでは SZ030-U00(8Mbyte)で動作しません。

SZ030-U00 で CD-ROM ”SUZAKU-S20041215” 以前で開発した Linux バイナリイメージを動かすには、以下の作業を行なってください。

① bus_select_s のパラメータ C_COMPATIBLE_32MBIT の値を’1’に変更してください。

② FPGA プロジェクトのコンパイルしなおしてください。
コンパイル方法は『SUZAKU スターターキットガイド(FPGA 開発編)』をご参照ください。

③ SZ030-U00 へのコンフィギュレーションをしなおしてください。

④ 付属 CD-ROM の"¥suzaku¥bootloader¥s-record¥loader-suzaku-microblaze-vx.x.x-4M.srec"(x.x.x:バージョン)を SZ030-U00 へダウンロードしてください。
ダウンロードの方法は『SUZAKU ソフトウェアマニュアル』を参照ください。

⑤ 最後に、付属 CD-ROM ”SUZAKU-S20041215” 以前で開発した Linux バイナリイメージを SUZAKU-S へダウンロードしてください。
Linux バイナリイメージのダウンロードの方法は『SUZAKU ソフトウェアマニュアル』を参照ください。

* ”SUZAKU-S20050131”以降の付属 CD-ROM のソフトウェアは、フラッシュメモリマップ自動判別機能があり、どちらでも問題なく動作します。

改訂履歴

Ver.	年月日	改訂内容
1.0	2004/04/29	初版作成
1.0.1	2004/06/04	・5.1 項 SUZAKU-S メモリマップ 誤記訂 誤 0x00000000 – 0x00000FFF BRAM 正 0x00000000 – 0x00001FFF BRAM ・9.5 項 プロジェクトのトップファイルの編集 誤記訂正 誤 ¥SUZAKU-S_v00¥xps_proj¥top.vhd 正 ¥SUZAKU-S_v00¥top.vhd
1.0.2	2004/06/11	・CD-ROM の FPGA プロジェクトフォルダ名変更 ・LBPLAY2 エラー発生時のドライバインストールについて追記 ・UART をパソコン等 RS232C への接続について追記
1.0.3	2004/06/16	・ソフトウェアリセットの方法について追記
1.0.4	2004/12/15	・6 項 VHDL バス記述についての説明追記 ・会社住所変更
1.1.0	2005/01/17	・100 万ゲート品(SZ030-U00)追加 ・9 項 ISE、EDK6.2i から、ISE、EDK6.3i の説明に変更 ・11 項追加
1.1.1	2005/02/10	・名称変更 SUZAKU -> SUZAKU-S ・誤記訂正
1.1.2	2006/04/27	・誤記訂正
2.0.0	2006/08/11	・スターターキットガイド作成に伴い9, 10項 削除 ・使用温度範囲追記 ・メモリマップ、SUZAKU ブロック図 変更 ・誤記訂正
2.0.1	2006/10/18	・基板外形図 詳細寸法追加 ・保証に関する注意事項追記 ・改造の際の注意事項追記 ・6 項 CoreConnect の図を追加 ・外部 I/O ピンの初期状態追記
2.0.2	2006/12/15	・6 項 CoreConnect 修正 ・5 項 メモリマップ修正 ・表紙デザイン改版
2.0.3	2007/10/19	・保証に関する注意事項の内容変更

SUZAKU-S Hardware Manual 2007 年 10 月 19 日 Version 2.0.3

株式会社アットマークテクノ
060-0035 札幌市中央区北 5 条東 2 丁目 AFT ビル 6F TEL: 011-207-6550 FAX: 011-207-6570